很简单,以慢的时钟计数器为主,来切换RAM的工作,如果有特殊需求,另外考虑再加入其它逻辑了.<br>
概念要清晰,不管是否跨越时钟域,不管用RAM还FIFO,读的总量一定要等于写的总量,就像容器注水与放水一样.<br>
不太清楚你的项目需求,对是否"输出忙信号"的必要执怀疑态度.
http://bbs.vibesic.com/images/smilies/default/smile.gif
楼上兄弟说的对<br>
<br>
其实就是不需要考虑这个问题的<br>
<br>
让两个RAM相互清零就可以了<br>
<br>
<br>
只是想做一个对快慢输入都可以适用的东西<br>
<br>
这个在具体的工程中实际上应该是不会需要这个忙信号的<br>
<br>
呵呵<br>
我只是在考虑这个问题
原帖由 ys3663391 于 2006-5-13 22:55 发表<br>
双端口RAM可以满足你的要求 恩<br>
我就是用双端口的RAM来做的
