fpgaw 发表于 2010-8-3 09:11:01

如何保护自己写的verilog源代码

如何保护自己写的verilog源代码
大型项目里面，会有很多人编写源代码，每个人都编写不同的部分。现在的问题是，我们属于不同的公司，我只负责编写其中的一部分功能，我如何才能保护我编写的源代码呢，我希望能做到别人只看到我编写模块的输入输出接口，但是里面具体是怎么实现的对他们来说就是个黑匣子，他们能够把这个黑匣子加入到他们的项目里面去。

vvt 发表于 2010-8-3 09:19:23

写一个空文件就行了，只有端口定义，然后把你的源文件编译出NGC文件，两个文件一起提交给别人就可以使用了

vvt 发表于 2010-8-3 09:19:45

xilinx好像有个ip制作的工具。altera听人说是可以只给出网表。具体怎么做我也没试过。你可以搜搜资料。

xixiangfeng 发表于 2010-8-3 18:49:18

好深奥。这个可能要涉及到什么加密之类的吧

Sunlife 发表于 2015-7-20 11:32:15

写一个空文件就行了，只有端口定义，然后把你的源文件编译出NGC文件，两个文件一起提交给别人就可以使用了
页: [1]
查看完整版本: 如何保护自己写的verilog源代码