fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 有人清楚Qsys IP核定制时, 接口时序部分, address unit的设置是如何设置的?
IPO
发表于 2013-6-16 09:55:15
有人清楚Qsys IP核定制时, 接口时序部分, address unit的设置是如何设置的?
请教个问题:有人清楚Qsys IP核定制时, 接口时序部分, address unit的设置是如何设置的?
我想的数据总线是16位的 我想选成symbol模式,把symbol的bit数设置成16
但是这样设置完后,总是报错,说data_master和data_slave 宽度不匹配
有哪位知道如何解决?
页:
[1]
查看完整版本:
有人清楚Qsys IP核定制时, 接口时序部分, address unit的设置是如何设置的?