集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 650|回复: 2

问问 大家??

[复制链接]
zhiweiqiang33 发表于 2013-6-23 17:51:05 | 显示全部楼层 |阅读模式
用modelsim仿真时,需要测试的模块(就是一个简单的加法器):
module addr(count,sum,ain,bin,cin,clk);
  input[2:0] ain,bin;
  input cin,clk;
  output[2:0] sum;
  output count;
  assign {count,sum}=ain+bin+cin;
  always @(posedge clk)
  begin
    $display("ain=%b,bin=%b,cin=%b,count=%b,sum=%b",ain,bin,cin,count,sum);
  end
  endmodule


测试激励是:
module test;

reg[2:0] ain,bin;
reg cin,clk;

initial
begin
  ain=3'b000;
  bin=3'b000;
  cin=1'b0;
  clk=1'b0;
end

always #50 clk=~clk;
always @(posedge clk)
begin
  #1 ain={$random}%2;
  #2 bin={$random}%2;
  #3 cin={$random}%2;
end
endmodule

这样对吗?
 楼主| zhiweiqiang33 发表于 2013-6-25 16:27:21 | 显示全部楼层
这样是不对的啊 ain=%b,有问题 ;
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-8 04:21 , Processed in 0.056275 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表