fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 这个时延是怎么控制的啊,是要我另外写逻辑?
920628
发表于 2013-6-25 17:01:32
这个时延是怎么控制的啊,是要我另外写逻辑?
en148文档中写道,spartan6中的iodelay模块存在bug,当数据率为1080时,它的最大时延不能超过6,这个时延是怎么控制的啊,是要我另外写逻辑?
页:
[1]
查看完整版本:
这个时延是怎么控制的啊,是要我另外写逻辑?