fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› SRAM读写时钟不同,用verilog做
920628
发表于 2013-6-27 14:22:23
SRAM读写时钟不同,用verilog做
SRAM读写时钟不同,用verilog做
写用5M,读出来要48M
有没有高手指点一下
920628
发表于 2013-6-30 17:06:43
:Q:L:'(:o:o:(:)
gusumurong
发表于 2013-7-1 18:24:48
这个应该很容易啊。
页:
[1]
查看完整版本:
SRAM读写时钟不同,用verilog做