fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问一下verilog里面怎么把连个模块连接起来?
1693269416
发表于 2013-7-3 11:41:21
请问一下verilog里面怎么把连个模块连接起来?
请问一下verilog里面怎么把连个模块连接起来?第一个模块的输出是第二个模块的输入。。。
1693269416
发表于 2013-7-20 17:01:44
:o:o:o:o:o:o:o:o:o:o:o
页:
[1]
查看完整版本:
请问一下verilog里面怎么把连个模块连接起来?