各位大神，这个程序是什么问题？想产生一个脉冲？
module b(enable,wave,clk);input enable,clk;
output wave;
reg wave;
reg j;
initial
begin
wave<=1'b0;
end
always@(posedge clk or enable)
if(enable)
begin
for(j=6'b1;j<=6'b110101;j=j+6'b1)
wave<=~wave;
end
endmodule
各位大神，这个程序是什么问题？想产生一个脉冲？
initial 只能用于仿真，是不能综合的。always@(posedge clk or enable)
这一句，把敏感列表里的enable给去掉。还有，你这就是在写C语言嘛，还是回去多看看吧，根本不要用for。直接用个计数器不就行了吗。
页:
[1]
