论坛 › FPGA技术交流 › 求助—为什么此程序，在建立好仿真激励后，仿真无效

zjq909 发表于 2013-9-13 17:03:39

求助—为什么此程序，在建立好仿真激励后，仿真无效

我是这样一段程序
module q1(clk,din,en,dout,cycle);
        input clk,din,en;
        output dout,cycle;
        reg dout;
        reg cycle ;
       parameter t=1800;
        always@(posedge clk)
                begin
                        cycle=t;
                        if(en==0)
                                dout=din;
                end
建立好的仿真激励为下图

方针后为什么脉冲和输入都不起作用

查看完整版本: 求助—为什么此程序，在建立好仿真激励后，仿真无效