fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求解答,
zhiweiqiang33
发表于 2013-10-28 10:47:50
求解答,
问一下 在ISE中查看某一模块的RTL schematic 有的线是实的有的是虚的差别是什么啊?
页:
[1]
查看完整版本:
求解答,