xt030810125 发表于 2013-11-12 15:40:19

FPGA 电源层分割的问题

我使用的是ALTER 的EP2C70F672，这个fpga在设计硬件板子的时候，它中间是1.4v的内核电压，外围是3.3v的电压，我画的6层板，有个电源层，FPGA的电源应该如何分割比较好，因为1.4v内核在中心，电源层的线往外走，必定要经过3.3v的区域，这样的话就会有干扰吧？我就不知道该如何散出比较好，求大神指导，不胜感激！！！附件是我画的电源层
页: [1]
查看完整版本: FPGA 电源层分割的问题