fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› quartus内建的双口ram为何在每次输入一个新的地址的时候
IPO
发表于 2014-3-19 04:30:43
quartus内建的双口ram为何在每次输入一个新的地址的时候
请问下大家quartus内建的双口ram为何在每次输入一个新的地址的时候,输出数据线的起始一两个clk中出现的是前一个地址的数据,然后才是新数据
是不是我的设置没设置好
IPO
发表于 2014-3-19 04:31:21
是有延时的,应该是固定延时两个周期,但是也跟推地址时的时钟沿有关
页:
[1]
查看完整版本:
quartus内建的双口ram为何在每次输入一个新的地址的时候