838724801 发表于 2014-3-19 17:12:53

七段译码器的问题

编写了一下程序，时序仿真如下图，问一下为什么会出现这么大的误差
module QIDUANYIMAQI(led,bcd);
input bcd;
outputled;
reg led;
always@(bcd)
begin
        case(bcd)
                4'b0001:led=7'b1111001;
                4'b0010:led=7'b0100100;
                4'b0011:led=7'b0110000;
                4'b0100:led=7'b0011001;
                4'b0101:led=7'b0010010;
                4'b0110:led=7'b0000010;
                4'b0111:led=7'b1111000;
                4'b1000:led=7'b0000000;
                4'b1001:led=7'b0010000;
                4'b1010:led=7'b1000000;
                default:led=7'b1000000;
        endcase
end
endmodule

wywhust 发表于 2014-3-19 17:46:47

初值给一下，看看

838724801 发表于 2014-3-19 18:45:19

wywhust 发表于 2014-3-19 17:46
初值给一下，看看

什么初值？？？、
页: [1]
查看完整版本: 七段译码器的问题