fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 这样是不是有问题?
羽蒙
发表于 2014-3-20 08:57:30
这样是不是有问题?
reg cnt;
always @(posedge clk)
if(cnt<28'b1100000000000000000000000000)
cnt<=cnt+1;
else cnt<=28'h0;
这样是不是有问题?
页:
[1]
查看完整版本:
这样是不是有问题?