fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 是不是只要planahead列出来的路径时序满足了就行?
羽蒙
发表于 2014-3-22 14:00:19
是不是只要planahead列出来的路径时序满足了就行?
用planahead看时序约束分析结果的时候,寄存器之间路径有很多,是不是只要planahead列出来的路径时序满足了就行?
页:
[1]
查看完整版本:
是不是只要planahead列出来的路径时序满足了就行?