fpga和高速ADC采样问题
关于高速ADC搭配FPGA采样的问题：一、25路高速（500Msps）AD，8bit就够了，做PCB的技术难点和成本估计
二、如果500M不可实现，那么现在市场上能够实现的最高采样率能做到多少？
三、这种高速25路ADC采集板能否用一块FPGA进行采样控制并存储数据？
还是降低速度吧，200Msps，有没有做过这个采样率多路信号采集处理方面的专家？ 一、要做25路的，单片肯定完不成，需要许多片。500MSPS，8bit单通道的应该有，不过价格非常昂贵。建议用250MSPS 双通道的进行交叉采样。PCB设计无疑就是高速电路设计的那些东西，信号完整性问题。成本嘛，肯定不便宜噻，光AD就不少钱，何况你这么多路，速度又这么快，如果用单片FPGA进行处理，总该Virtex 或Stratix系列的FPGA吧
二。。。。8bit分辨率的AD上G的采样率都有吧，示波器里用的就是，不过我没买过。
三 25路，每路8bit，如果每bit采用2根信号线（LVDS），那么需要25*8*2=400个LVDS引脚，单片FPGA里面高端点的一定没问题，比如V5系列的。
这么高的速率，这么多路，存储是件非常麻烦的事情，当然如果你的实时性要求不是很高的话，也可行。
页:
[1]
