ba于FPGA的高性能全数字锁相环设计与实现
ba于FPGA的高性能全数字锁相环设计与实现 6 并行数字相关器的FPGA实现http://www.fpgaw.com/forum.php?mod=viewthread&tid=67340&fromuid=58166
(出处: 集成电路技术分享)
夏宇闻-Verilog经典教程.pdf
http://www.fpgaw.com/forum.php?mod=viewthread&tid=147462&fromuid=58166
(出处: fpga论坛|fpga设计论坛)
页:
[1]
