dgh_fpga 发表于 2014-4-4 20:28:17

快速CRC IP核

描述

一个32位并行和流水线高度循环冗余码（CRC）发生器呈现。该设计可以在2Gbps的每一个输入速率处理5个不同的信道（总输出量是5x4Gbps。）

所生成的CRC码与32位以太网标准兼容。该电路已经实现与标准单元使用伽罗华域的属性0.35Micron标准CMOS工艺，并已被设想为一个“自由”的IP。


产品特点

- 5个独立通道@ 4Gbps的各
- 工程（模拟）与标准AMS 0.35Micron过程

huatao 发表于 2015-7-28 09:35:31

下载看看:)

admin 发表于 2015-8-1 21:42:57

一个32位并行和流水线高度循环冗余码（CRC）发生器呈现

voiue 发表于 2018-12-25 23:12:34

一个32位并行和流水线高度循环冗余码（CRC）发生器呈现
页: [1]
查看完整版本: 快速CRC IP核