fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog语言和VHDL语言的对比
fpga-Icanplay
发表于 2014-4-8 22:48:32
verilog语言和VHDL语言的对比
verilog语言和VHDL语言的对比
verilog语言更容易一些
主要是涉及的语法少些
上手也快。
页:
[1]
查看完整版本:
verilog语言和VHDL语言的对比