论坛 › FPGA技术交流 › 新人求助testbench一个问题，急！

h1_x2_r3 发表于 2014-4-15 21:27:29

新人求助testbench一个问题，急！

我编译testbench文件的时候一直报错：
** Error: D:/1Myproject/testbench/LEDL_tp.v(1): near "timescale":expecting: LIBRARY CONFIG
** Error: D:/1Myproject/testbench/LEDL_tp.v(1): near "EOF":expecting: EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING


不知道什么意思，我的源程序如下：
`timescale 1ns/1ns
module LEDL_tp;
    reg clk,reset;
    wire out;
    parameter DELY=10;
    LEDL myLEDL(
         .sys_clk(clk),
         .sys_rst_n(reset),
         .LED(out)
         );
initial begin
    clk=0;
    forever
    #(DELY) clk=~clk;
end

initial begin
    reset=0;
    #(DELY*625000) reset=1;
    #(DELY*625000) reset=0;
    #(DELY*625000) $finish;
end
endmodule
非常感谢！

zhiweiqiang33 发表于 2014-4-18 15:05:43

错误：D :/1Myproject/testbench/LEDL_tp.v（1）：附近的“时间表”：期待：图书馆CONFIG
错误：D :/1Myproject/testbench/LEDL_tp.v（1）：近“EOF”：期待：事件INTEGER REAL瑞泰注册时间自动IDENT STRING

zhiweiqiang33 发表于 2014-4-18 15:11:18

`timescale 1ns/1ps

module LEDL_tp;
    reg clk,reset;
    wire out;

    parameter DELY=10;

    LEDL u1(
         .sys_clk(clk),
         .sys_rst_n(reset),
         .LED(out)
         );

initial begin
    clk=0;
    forever
    #(DELY) clk=~clk;
end

initial begin
    reset=0;
    #(DELY*625000) reset=1;
    #(DELY*625000) reset=0;
    #(DELY*625000) $finish;
end
endmodule

查看完整版本: 新人求助testbench一个问题，急！