fliedpig 发表于 2014-5-6 21:12:23

FPGA普通IO上升沿时间

由于项目要求，我们需要FPGA普通IO单端输出上升沿时间1ns以内，频率要求不高大约10MHz，电压3.3V，大于56管脚。

查阅了相关资料，没有明确说明上升沿时间参数的。在Xilinx官方论坛上询问其工程师，他说该值需要综合才能得到。

请问什么样的FPGA能够满足以上需求？

祝好！

王建飞 发表于 2014-5-6 21:59:03

最简单的办法，你不断的用FPGA片内的PLL产生一定周期的时钟出来，然后用示波器查看上升沿时间！
页: [1]
查看完整版本: FPGA普通IO上升沿时间