fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA自由滩
› 如何最大限度减少线缆设计中的串扰
zhiweiqiang33
发表于 2014-8-29 11:30:21
如何最大限度减少线缆设计中的串扰
最近在做一个项目时,我不得不对几组电子电线进行重新布线,让它们远离越野车的发电机,因为电容耦合产生的噪声可从发电机进入电线。这个项目让我想起了在通过电线、带状线缆或板对板连接器布线相互之间相邻信号时所遇到的类似情况。
正如采用绝缘体隔离的任何其它导体一样,任何相邻布线的两条电线都会在其之间产生电容。根据所用的线规和绝缘体材料,大部分标准带状线缆及电线会在电线之间产生10至50pF/ft的电容,
Sunlife
发表于 2014-8-29 18:07:36
任何相邻布线的两条电线都会在其之间产生电容
页:
[1]
查看完整版本:
如何最大限度减少线缆设计中的串扰