论坛 › FPGA技术交流 › Quartus 的警告。PLL仿真不输出波形。。。。这个警告怎么改。新手！求帮忙！！

不再、犹豫 发表于 2014-9-20 14:11:58

Quartus 的警告。PLL仿真不输出波形。。。。这个警告怎么改。新手！求帮忙！！

Warning (15064): PLL "sys_clk:U0|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|pll1" output port clk feeds output pin "clk_100~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
上面这个警告怎么办啊 ，百度也没解决，求帮忙！！
还有这个警告应该怎么除掉啊

清霜一梦 发表于 2014-9-20 18:00:00

你贴出的图片警告是针对没有约束的和你pll没有输出波形是两码事。
PLL 不出波形 第一查看你的pll是否设置有问题，第二看你的pll是否支持你的器件—— 还是看设置是否有问题（器件设置）。
警告问题：用ｔｉｍｅｑｕｅｓｔ做一个约束就好了

查看完整版本: Quartus 的警告。PLL仿真不输出波形。。。。这个警告怎么改。新手！求帮忙！！