fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› vhdl编程注意事项:
wudi123baobei
发表于 2014-10-22 15:05:16
vhdl编程注意事项:
1、尽量不要再定义信号时初始化;
2、定义的信号必须进行初始化;
3、时序约束也是必须的;
4、一个信号只能在一个进程中进行赋值;
5、不要边赋值边读取;
zhiweiqiang33
发表于 2014-10-25 17:11:45
挺给力的 值得学习
页:
[1]
查看完整版本:
vhdl编程注意事项: