浮点数相乘IP (ALTFP_MULT)，结果一直为0
大家好，本人在校学生，初学fpga/ verilog编程，遇到一个很奇怪的问题，还望各位指点。我使用的是de2i-150开发板（板上包括一块intel atom cpu和cyclone iv fpga），现在需要完成一个cpu/fpga协同工作的任务，使用pcie总线通信。具体任务很简单：cpu通过pcie传两个32位浮点数给fpga，fpga相乘然后把结果返回。
乘法模块使用quartus提供的ip核：
fp_mul (clock，dataa，datab，result);
几个端口相信各位一看就明白，dataa，datab，result都是32位端口。
我遇到的问题是：
dataa和datab数据已经传送过去（我通过将数据显示在数码管上来确认），但是result始终为0！
如果我将dataa和datab预设为两个固定的数字，比如dataa = 32'b1，datab = 32'b2，那么结果是正确的。但是通过pcie传送数据，结果就不正确（且一直为0）。
代码非常简短，就是一个fp_mul 模块，就不贴了。
由于初学，问题比较幼稚，还望各位能给些指点。非常感谢！
页:
[1]
