fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在verilog语言中,if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用...
ccs
发表于 2015-8-28 08:42:32
在verilog语言中,if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用...
在verilog语言中,if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用算术运算
页:
[1]
查看完整版本:
在verilog语言中,if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用...