请教DDR3核学习中遇到的几个问题！
使用IPCORE自动生成的实例工程进行仿真，在学习时序过程中发现几个问题，向大家请教一下使用的是128位的端口，DDR3 128MX16 ROW地址14位 BANK 3位COL地址10位1，用户操作都发生在CALIB_DONE以后，之前没有任何用户命令，但4个MR寄存器的写入都发生在CALIB_DONE之前，而且MR寄存器还写了两遍，这写入MR寄存器的命令哪来的？？要写入什么值是怎么来的？？？
2，第一次执行写入命令时用户端CMD_ADDR的值是00000400，之后MCB接口开始输出，但执行写操作时的地址DRAM_A的值却是0200，为什么呢，关于地址对齐什么的一直不明白，128位的低4位要置0什么的什么意思，CMD_ADDR一共30位，DDR的有效地址是14+10+3=27位，最多有两位多余的位，哪来的4位！！！谁给解释一下！
3，我记得以前写DDR的时候，好像有要求在执行操作之前要有100多ms的时间不能做任何事的（不知道是不是我记错了），但在实例仿真的时候20多US的时候就开始写MR寄存器了，MR写完之后10US左右CALIB_DONE就高电平了，用户就开始写数据了，这个还有什么要求吗，用户不用配置别的什么东西？如果需要的话需要配置什么，怎么配置？
谢谢
页:
[1]
