zhiweiqiang33 发表于 2015-10-21 14:03:48

语法问题，求助！

请问大神们，VHDL中有没有像Verilog的// synopsys translate_off综合开关语句啊？

清霜一梦 发表于 2015-11-6 10:12:08

有的啊--------

zhiweiqiang33 发表于 2015-11-8 10:43:14

谢谢 大神 ！！！
页: [1]
查看完整版本: 语法问题，求助！