idqiye 发表于 2016-3-11 10:28:08

求教有关fpga最小系统管脚连线的问题？

我要画一个关于altera 的fpga的最小系统，下载口和，供电口都连接好了，有关时钟口，有的fpga好像不止一个，到底连哪一个合适？还有就是时钟口的NPUT CLK1, LVDSCLK0n有什么区别？
想了解这些，有没有对应的文档，具体介绍fpga上每个pin的名字的具体含义和用法，求大神指点

郝旭帅 发表于 2016-3-12 09:32:48

你看一下你所使用的FPGA的datasheet，上面应该有介绍

idqiye 发表于 2016-3-14 09:38:00

郝旭帅 发表于 2016-3-12 09:32
你看一下你所使用的FPGA的datasheet，上面应该有介绍

谢谢，已找到，不过fpga的datasheet貌似和一般的芯片不一样，乱起八糟的，不过找到了一个特意介绍的文档

郝旭帅 发表于 2016-3-23 16:00:21

你可以上官网上找一找
页: [1]
查看完整版本: 求教有关fpga最小系统管脚连线的问题？