fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在CPLD里面,信号延时3ns,用generate加for语句怎么写?
IPO
发表于 2016-5-20 22:15:32
在CPLD里面,信号延时3ns,用generate加for语句怎么写?
在CPLD里面,信号延时3ns,用generate加for语句怎么写?
页:
[1]
查看完整版本:
在CPLD里面,信号延时3ns,用generate加for语句怎么写?