fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› while循环的问题
zxopen08
发表于 2016-6-18 10:42:17
while循环的问题
请问:while是用在always或者initial内,还是外边?看来有点例子,如果在always内,时钟很高时,while内语句是否可执行完?
注:在Verilog语言中。
至芯兴洪
发表于 2016-6-21 23:58:49
表示没有在Verilog中用过while
陈飞龙
发表于 2016-7-19 09:14:37
没有用过!:L
页:
[1]
查看完整版本:
while循环的问题