怎么用VHDL编写SRAM不占用逻辑单元
我本来打算设计一个SRAM单元,写的时候是一个8bit的字节写入。读的时候是1 bit读出。用quartus中的模块化RAM时,不知道怎么设置,因为读写数据位数不一样。所以我打算自己写,但是我按我自己思路写出来的占用的是大量的ALU,资源太浪费了。我不知道怎么配置,使综合后用的是block memory bit资源。求大神赐教!!!!! 自己顶一个。希望大家都来交流一下, 自己再顶一下 有现成的IP可用,何须自己编写 可以去b站查看至芯相关的视频怎么用VHDL编写SRAM不占用逻辑单元
页:
[1]