fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 求助,解答;谢谢;
zhiweiqiang33
发表于 2016-9-1 09:47:08
求助,解答;谢谢;
各位,请问用modelsim仿真含xilinx的IP核的工程的时候,为什么老是提示例化某些模块失败?
zhiweiqiang33
发表于 2016-9-1 09:48:33
仿真的时候加上glbl.v
页:
[1]
查看完整版本:
求助,解答;谢谢;