fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 语法的问题,求解答
zhiweiqiang33
发表于 2016-9-14 10:31:57
语法的问题,求解答
请问在Verilog里可以直接用'/'来做除法吗?如果不能要怎样做除法呀??希望知道的人能够指点一二。。。
陈飞龙
发表于 2016-9-18 08:06:26
可以直接做除法!:)
页:
[1]
查看完整版本:
语法的问题,求解答