最合适的CPU、存储器接口和定制外设相结合，满足了每一新设计独特的需求，非常灵活的Nios II处理器正是设计人员所需要的。
设计人员可以从不同的Nios II CPU型号中进行选择，针对性能或者面积来优化处理器，甚至能够建立定制CPU配置，满足自己的要求。
FPGA中的可定制外设是嵌入式系统的“秘密武器”，支持任意数量的通用I/O (GPIO)、以太网MAC、串行接口、多个CPU，等等。
还提供大容量嵌入式外设库，置入到您的定制系统中，或者，设计人员可以使用Verilog和VHDL，选择建立自己非常独特的定制硬件外设模块。
汇集了能够满足最终系统需求的外设——这是COTS产品无法实现的，嵌入式设计人员提高了功效，降低了工程成本，相对于竞争产品更具优势。
本帖最后由 lcytms 于 2016-9-22 16:43 编辑
七大替代原因之五 —— 实时处理优化
传统上，在设计快结束时，嵌入式开发人员要想进一步提高性能，其选择不多，包括购买更快的处理器，或者最后一刻手动调整汇编子程序。
虽然这些选择都有效，但是，带来的代价太大，无法忽略。
MAX 10 FPGA和Nios II处理器提供了性能更好的全新工具箱。
使用定制硬件加速器，设计人员可以采用新方法优化系统性能，这是传统货架式处理器无法做到的。
Nios II处理器系统的可配置特性支持设计人员在FPGA逻辑中建立定制组件，作为协处理器单元运行，完成复杂的算法。
这些加速器或者协处理单元能够与Nios II处理器并行运行，功能执行的速度比软件执行快出几个数量级。
图3描述了一个定制加速器实例，并对比了仅软件实现的相对性能。
本帖最后由 lcytms 于 2016-9-22 16:53 编辑
七大替代原因之六 —— 生命周期优势
MAX 10 FPGA中的Nios II处理器在产品生命周期的每一阶段都具有长寿命优势，帮助开发人员提高了产品回报。
考虑到产品及时面市需求，MAX 10 FPGA的硬件可编程特性支持快速纠正设计错误，对FPGA设计进行简单的修改即可。
率先入市通常意味着发售的产品还不太能满足需求。
使用了Nios II处理器，基于MAX 10 FPGA的系统具有独特的优势，能够更新已经部署在现场的产品硬件特性，同样也可以更新软件。
这解决了很多问题：
■ 延长产品生命周期，支持随时间变化完善硬件特性。
■ 降低了使用基于新(或者变化的)标准的硬件的风险
■ 简化了硬件缺陷修复，不需要产品返工。
Nios II处理器为降低嵌入式设计的风险提供了很多其他选择，如表1所示。
为适应各种客户基础，嵌入式处理器供应商在一种处理器系列中提供多种配置选择，但是很多处理器型号不可避免的要比其他系列更快的过时。
聪明的设计人员认识到软核Nios II处理器不会像硬核处理器那样遇到同样的市场压力。
Nios II处理器设计人员拥有专用许可在MAX 10 FPGA中开发并实施基于可定制Nios II处理器的设计，因此，即使是底层FPGA硬件变化了，仍然能够保留在应用软件上的投入。
图4介绍了相对于产品生命周期的销售结果。
Nios II处理器系统的特性更新和可定制功能避免了产品过时的风险，延长了您最终产品的再市时间，提高了产品的ROI。
这样，总体拥有成本(TCO)要比传统的COTS处理器更低，后者功能固定而且有过时的风险。
七大替代原因之七 —— 业界领先的开发工具
当采用Nios II嵌入式处理器进行设计时，设计人员所使用的将是由Altera及其Nios II辅助支持系统合作伙伴提供的成熟可靠的软件开发工具和软件组件。
免费的Altera Qsys系统集成工具自动配置软核知识产权(IP)，生成互联逻辑来连接IP功能和子系统，从而显著缩短了FPGA设计时间，减轻了设计工作量。
使用方便的GUI为在FPGA系统设计中配置并集成外设提供了简单快速的方法。
Nios II嵌入式设计套装(EDS)是为Nios II软件设计提供的免费的、全面的开发包。
这一套装可以导入硬件配置，为您特有的处理器配置和系统设计建立定制电路板支持包，使您能够立即开始编写软件。
Nios II EDS不仅仅含有基于Eclipse的开发工具，而且还有器件驱动，裸金属硬件抽象层(HAL)库，商用级网络堆栈，评估版的实时操作系统(RTOS)和软件实例。
由于它非常流行，主要的RTOS供应商都支持Nios II处理器，www.rocketboards.org上还有Linux代理和活跃的开发人员社区。
结论 —— 采用 MAX 10 FPGA 替代您的微控制器
嵌入式设计人员面临突出其产品优势、产品更迅速面市，降低处理器组件过时的风险，以及怎样解决这些难题等越来越大的压力。
单片MAX 10 FPGA中使用了Altera的Nios II处理器，通过定制硬件和性能优化，避免了产品过时的风险，突出了产品优势，其集成特性和小外形封装产品降低了系统成本。
系统设计人员使用强强联合的Nios II处理器与可编程MAX 10 FPGA，在产品最终走向成功的路上有明显的优势。 本帖最后由 lcytms 于 2016-9-22 17:17 编辑
为 Altera 的 10 代 FPGA 和 SoC 供电 —— Altera 的 Enpirion® 电源解决方案
Altera FPGA 和 SoC 与 Enpirion 电源产品相结合，实现了最优解决方案：
经过验证的参考设计和开发套件：产品更迅速面市，同时降低了风险，减少了昂贵而且耗时的电路板重制
更高的系统效率：降低了功耗，产生的热量更少
集成度最高、密度最大的布局引脚：在最小的解决方案中实现最先进的功能
更少的元器件，一个供应商：提高了系统可靠性，降低了成本，简化了制造
使用方便的规划和设计工具：减少了在设计上花费的时间和投入，而更多的时间放在内核 IP 上
POWERSOC DC-DC 降压转换器
采用 Altera 使用方便的 Enpirion PowerSoC DC-DC 降压转换器实现前所未有的功率密度。
微小的解决方案实现了高度集成
简单，易于设计和布板
极高的效率
低噪声
快速瞬变响应
为您的创新提供动力
Altera 的 Enpirion® 电源解决方案是非常高效的电源管理产品，支持小体积前沿的硅片和磁体设计、高级封装和经过全面验证的设计。
本帖最后由 lcytms 于 2016-9-22 17:38 编辑
MAX 10 FPGA——您的控制中心
信息来源：Altera白皮书WP-01230-2.0——采用模拟非易失FPGA实现高级系统管理（2016年2月，Altera公司）
当您得到了一片集大成的MAX 10 FPGA后，为什么还要采用单独的电源管理IC (PMIC)来控制您的系统呢？
MAX 10 FPGA集成了完整的电路板管理控制器(BMC)功能，相对于独立解决方案减少了元器件数量，降低了成本。
目前很多的高端FPGA，包括Altera的Arria 10 FPGA和SoC以及Stratix 10 FPGA和SoC，都有多条电源轨，需要按照一定的顺序接通，在运行时被监视以确保器件正常工作。
这些FGPA所使用的电源不论是由简单的数字IO控制的，还是使用了更高级的PMBus控制接口，MAX 10 FPGA都非常适合对这些电源进行排序和监视。
使用MAX 10相对于PMIC的优势：
集成模拟功能，瞬时接通
更高效的上电排序、监视和关电排序功能
同时支持GPIO受控和基于PMBus的电源供电
大量的模拟输入，支持对多个电源轨进行监视。
片内闪存
支持数据记录功能，以便更好的跟踪不正常的电路板行为(例如，温度、电源轨波动等)
集成温度监测二极管
不需要外部温度传感器
集成诊断
使用数据记录功能，降低了维修成本，能够迅速知道出现了什么问题。
集成预测
在电路板失效之前就能够预测出
通过观察性能趋势(电压轨或者散热)，在电路板失效之前就能够发现这些电路板，从而延长了系统工作时间。
成熟的参考设计，缩短了产品面市时间。
:):):):):):)
页:
1
[2]
