fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在时序模块中,采用阻塞赋值会出现什么问题吗?
IPO
发表于 2016-12-25 15:14:44
在时序模块中,采用阻塞赋值会出现什么问题吗?
在时序模块中,采用阻塞赋值会出现什么问题吗?
页:
[1]
查看完整版本:
在时序模块中,采用阻塞赋值会出现什么问题吗?