zhiweiqiang33 发表于 2017-2-13 11:05:48

Verilog 语法求解答

if(!(&a))是什么意思呢？

求助大神解答一下，谢谢；
页: [1]
查看完整版本: Verilog 语法求解答