fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 编写Verilog 遇到的问题?
zhiweiqiang33
发表于 2017-2-24 09:36:42
编写Verilog 遇到的问题?
16选一数据选择器用4输入LUT实现需要多少个LUT?
陈飞龙
发表于 2017-2-24 11:53:52
应该是5个吧:lol:lol:lol
页:
[1]
查看完整版本:
编写Verilog 遇到的问题?