小舍YZ 发表于 2017-3-2 10:02:45

你咨询一位布局专家的时间越晚，你就越有可能需要去处理一些复杂的问题和设计反复，而这些可能可以通过一些前期分析加以避免。一旦你实现了满意的信号分配，你就要用限制文件锁定它们。

小舍YZ 发表于 2017-3-2 10:03:00

基于CMOS的设计主要消耗三类功率：内部的（短路）、漏电的（静态的）以及开关的（电容）。当门电路瞬变时，VDD与地之间短路连接消耗内部功率。漏电功耗是CMOS工艺普遍存在的寄生效应引起的。而开关功耗则是自负载电容，放电造成的。开关功耗与短路功耗合在一起称为动态功耗。下面介绍降低静态功耗和动态功耗的设计技巧。

小舍YZ 发表于 2017-3-3 15:19:40

深入了解，全面把握。:lol:lol:lol

大鹏 发表于 2017-3-3 16:47:03

厉害了，楼主，可以的！

小舍YZ 发表于 2017-3-7 11:57:23

:lol:lol:lol:lol:lol:lol:lol:lol
页: 1 [2]
查看完整版本: FPGA在信号分配方面