fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› verilog里被减数小于减数会得到负数吗?
vvt
发表于 2017-3-3 06:42:56
verilog里被减数小于减数会得到负数吗?
verilog里被减数小于减数会得到负数吗?
a13523417357
发表于 2017-3-3 16:36:12
一般用reg定义的变量是非负数,integer定义的可以是负数
大鹏
发表于 2017-3-3 16:44:47
楼上正解!支持!
页:
[1]
查看完整版本:
verilog里被减数小于减数会得到负数吗?