fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 在vivado hls的设计过程中遇到的问题?
zhiweiqiang33
发表于 2017-3-8 10:05:03
在vivado hls的设计过程中遇到的问题?
请教一个问题:在vivado hls的设计过程中,外层接口定义为axi4-stream , 中间控制变量为axi4-lite。实现的功能是输入+控制变量得到输出。但是在运行程序的过程中发现需要执行两次才能更新结果。有遇到过类似问题的朋友吗?
页:
[1]
查看完整版本:
在vivado hls的设计过程中遇到的问题?