zhiweiqiang33 发表于 2017-3-12 14:04:04

学vhdl好,还是verilog好?

学vhdl好,还是verilog好?

先掌握那种硬件开发语言呢?

求大神给予指点。

谢谢!

晓灰灰 发表于 2017-3-12 14:41:53

看自己情况,推荐Verilog:lol:lol   拙见

大鹏 发表于 2017-3-12 16:16:03

verilog目前用的比较多,军工,航空方面用的vhdl多点!其他用的verilog多点!

fpga_feixiang 发表于 2017-3-13 09:45:00

VERILO好些

星坠天际 发表于 2017-3-13 10:58:51

verilog好入门点

zhiweiqiang33 发表于 2017-3-14 09:58:14

谢谢 回答 谢谢
页: [1]
查看完整版本: 学vhdl好,还是verilog好?