功耗立减50%的秘密
功耗立减50%的秘密在赛灵思将转换器集成进FPGA之后，用户就无需再使用JESD204B IP核和串行收发器了。从初步测量结果来看，在典型4路发送、4路接收(4Tx/4Rx)天线配置中，分立式ADC和DAC的功耗明显降低，4X4 100MHz系统的功耗降低了40%，8Tx/8Rx系统的功耗降低了50%，功耗削减效果明显。
利用集成子系统为数字无线电(带DPD)降低功耗 尺寸减小的程度随收发器和天线数量而增加，因为可以避免使用更多转换器。商用器件中，典型RF ADC或DAC每通道占位面积可高达15x15mm。4Tx4Rx无线电架构中的面积节省约 50%，对于更大的无线电架构，如8Tx/8Rx系统而言，优势会显著增加，为完全部署的多通道系统实现75%以上的面积节省。考虑到有多个子阵列的128Tx/128Rx系统会在5G中普遍存在，因而占位面积节省量将会非常可观。鉴于单个天线单元非常小，可用面积很有限，对于需要10、20或30多个器件的原型而言，需要大幅缩减占位面积。
8Tx8Rx无线电架构的封装尺寸缩减
页:
[1]
