fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 如果将system generator 产生的离散数据存入vivado里面的Fifo
IPO
发表于 2017-3-17 06:34:14
如果将system generator 产生的离散数据存入vivado里面的Fifo
如果将system generator 产生的离散数据存入vivado里面的Fifo?也就是如何让system generator输出时钟信号还有wr_en信号连同采样数据一起传出来然后连接到vivado里 Ipcore FIFO generator上?
页:
[1]
查看完整版本:
如果将system generator 产生的离散数据存入vivado里面的Fifo