fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› ISE进行综合遇到的问题
zhiweiqiang33
发表于 2017-3-18 10:26:06
ISE进行综合遇到的问题
问大家个问题,在ISE中例化fir核时,在filter type中选decimation就可以实现抽取吗?对系数有要求吗?
陈飞龙
发表于 2017-3-19 09:20:54
一般选择好滤波类型之后还需要指定滤波系数的精度吧:loveliness:
zhiweiqiang33
发表于 2017-3-19 12:24:35
哦哦哦,陈老湿,滤波器这块 你有成熟的Verilog 设计吗?拜谢!
页:
[1]
查看完整版本:
ISE进行综合遇到的问题