zhiweiqiang33 发表于 2017-4-14 11:00:55

Verilog的语法问题求解答

请教一下verilog语法的问题，我有看到别人例子源码中的下面这种写法，但是我在综合时候会报错，请问谁知道这是什么原因呢？
页: [1]
查看完整版本: Verilog的语法问题求解答