fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 关于FIFO的设计问题?
zhiweiqiang33
发表于 2017-5-19 10:51:43
关于FIFO的设计问题?
fifo写一次数据,数据量增加2,fifo写信号持续一个clk,这是什么原因啊?求帮助,谢谢。
陈飞龙
发表于 2017-5-20 15:26:10
你的数据量指的是usedw这根信号线吗?
zhiweiqiang33
发表于 2017-5-23 09:43:01
是的 老师,,,,,,
页:
[1]
查看完整版本:
关于FIFO的设计问题?