zhiweiqiang33 发表于 2017-7-4 15:42:47

关于Verilog 语法问题

请问，如果always敏感信号里想采用一个信号的任意边沿，是不是用“edge”这个关键字呢？
页: [1]
查看完整版本: 关于Verilog 语法问题