fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA学习步骤
› 循环语句如何使用,谢谢
zhiweiqiang33
发表于 2017-8-13 16:07:07
循环语句如何使用,谢谢
用verilog写了个while循环测试,loop_net是一个始终是1的值,但是循环却没进去,这个循环在initial块里,用过的人给指点一下,谢谢::
zxopenljx
发表于 2022-11-29 21:40:50
循环语句如何使用,谢谢
页:
[1]
查看完整版本:
循环语句如何使用,谢谢