fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 异步脉冲上升沿(或下降沿)到来时,输出一个时钟宽度的脉冲,这个逻辑要如何写才好?
IPO
发表于 2017-8-19 08:15:04
异步脉冲上升沿(或下降沿)到来时,输出一个时钟宽度的脉冲,这个逻辑要如何写才好?
异步脉冲上升沿(或下降沿)到来时,输出一个时钟宽度的脉冲,这个逻辑要如何写才好?有兄弟知道不?
一个人的星空
发表于 2017-8-20 08:46:18
参观参观!
页:
[1]
查看完整版本:
异步脉冲上升沿(或下降沿)到来时,输出一个时钟宽度的脉冲,这个逻辑要如何写才好?